Intel, Xeon Platinum의 신 아키텍쳐 공개

■ 출처

- http://pc.watch.impress.co.jp/docs/news/1065598.html

---

- 메시 인터커텍트로 광대역/저지연의 코어간 통신 -

 

Intel이 15일(현지 시간) 개발 코드 네임 Skylake-EP로 알려진 차세대 데이터 센터용 프로세서인 'Xeon 스케이러블 프로세서 플랫폼'의 개요를 공개했습니다.

 

인텔은 이전에 차세대 Xeon 브랜드의 스케일러블 플랫폼이라는 브랜드로, E7, E5, E3에 해당하는 서브 브랜드를 Platinum, Gold, Silver, Bronze로 할 것이라는 것을 밝혔었는데요, 이번에 그 개요가 공개되었습니다.

△ 인텔 메시 인터커넥트

△ 인텔 링버스 인터커넥트

 

■ 링 형태(링버스 - 아래) 구조에서 메시 인터커텍트(위) 아키텍쳐로 변경하여 광대역, 저지연을 실현

현재 데이터 센터용 CPU인 Xeon 프로세서 E7/E5 v4 제품군(코드명: Broadwell-EX/EP)의 후속 제품이 Skylake-EP인데요, 이번에 공개된 건 그 프로세서의 내부 아키텍쳐(구조), 특히 코어나 메모리 컨트롤러, PCI Express 컨트롤러를 연결하는 인터커넥트(상호 연결 구조)에 대한 것입니다.

 

현재 Intel의 데이터 센터용 제품인 Xeon E7/E5 v4(Broadwell-EX/EP)는 물론, 클라이언트용 7세대 Core 프로세서(Kaby Lake) 역시 인터커넥트는 Intel이 링(Ring)이라고 부르는 고리 형태의 인터커넥트로 되어 있습니다. 데이터 센터용 Xeon의 경우 코어 수나 각종 컨트롤러의 수가 많기에 Ring은 한 개가 아닌 두 개로 되어 있으며, 그 Ring 끼리 서로 연결하는 구조로 되어 있었습니다.

 

이를 Xeon 스케이러블 프로세서 플랫폼에서 링이 아닌 메쉬 인터커넥트를 채용했습니다. 이는 그물코와 비슷한 인커텍트로, 행렬 각각을 이동해 코어와 코어, 코어와 컨트롤러간의 데이터 교환이 가능하게 되어 있습니다.

 

기존 링 아키텍쳐와 비교해 다른 코어와 컨트롤러사이에 더 짧은 버스로 주고 받을 수 있어서 낮은 지연시간에서 광대역을 실현할 수 있었다고 Intel은 말하고 있습니다.

 

■ 메쉬 인터커넥트는 CPU 코어 디자인의 자유도와 LLC의 효율적 이용에도 효과가 있어

Intel에 따르면, 메쉬 인터커넥트를 사용하여 CPU 설계시의 코어 수의 증감이 좀 더 자유로워 진다고 합니다. 링 구조에서는 코어 수를 늘리면 링의 수도 증가하기에 링 간의 연결에 버퍼 등을 탑재하는 등 설계가 복잡했었습니다.

 

하지만 메쉬 인터커넥트에는 가로/세로로 메쉬를 확장해 나가기가면 하면 되기에 보다 코어 수가 많은 CPU를 설계하는 것이 쉬워집니다.

 

메쉬 인터커넥트는 대용량 LLC(Last Level Cache)의 성능을 이끌어 내는 관점에서도 효과가 있는데요, Xeon CPU 코어는 특정 코어만 사용할 수 있는 L1/L2 캐시와, 다른 CPU 코어와 공유하는 LLC(L3 Cache)를 갖추고 있습니다. LLC의 데이터를 다른 코어에서 액세스하는 경우, 특히 링이 2개인 CPU에서는 반대편 링에 있는 CPU의 LLC에 있는 데이터 액세스하는 데 큰 지연이 발생하고 맙니다.

 

그렇기에 프로그래밍에서도 프로그래머가 이를 의식해서 설계해야 할 필요가 있지만, 메쉬 인터커넥트에서는 LLC의 지연 역시 감소되기에 프로그래머가 코드를 재작성하지 않아도 최적의 성능을 발휘할 수 있게 됩니다.

 

Intel Xeon 스케이러블 프로세서 플랫폼을 언제 판매할 것인지는 확실하지 않지만, 내부 아키텍쳐가 발표된 이상, 머지 않은 시기라고 생각됩니다.

 

AMD는 1개의 CPU에 32코어/64스레드의 Zen 기반 데이터 센터용 프로세서, EPYC(에픽)을 6월 20일날 발표할 것을 분명히 하여 최근 몇 년간 바람이 불지 않았던 데이터 센터용 CPU 시장의 경쟁이 치열해질것으로 예상되는 만큼, 향후의 동향은 주목할 만합니다.