삼성, FinFET에서 GAA FET으로 이행을 3nm세대로 미루다

■ 출처

- https://pc.watch.impress.co.jp/docs/news/1123646.html

■ 참조

- https://news.samsung.com/global/samsung-set-to-power-the-future-of-high-performance-computing-and-connected-devices-with-silicon-innovation

---

삼성전자가 22일(미국 시간), Samsung Foundry Forum 2018 USA에서 3nm 공정 기술까지의 로드맵을 공개했습니다.

여기에서 삼성은 7nm Low Power Plus(7LPE)에 기존 기술인 액침노광이 아닌 EUV리소그래피(극자외선노광)을 처음으로 채용한다고 합니다. 7LPE는 2018년 하반기에 생산 준비가 완료될 예정이라고 하며 주요 IP는 2019년 상반기까지 완성을 목표로 개발중이라고 하네요.

7nm 이후인 5nm Low Power Early(5LPE)에선 7LPP의 기술을 기반으로 영역을 확장해 초저전력을 실현할 것이라고 합니다. 4nm Low Power Early(4LPE/LPP)에 대해선 FinFET을 사용하는 마지막 공정룰일 것이며 5LPE를 기반으로 셀 크기를 소형화해 성능 향상과 안정적인 수율을 달성할 때까지 신속하게 이행한다고 설명했습니다.

2017년 9월에 삼성은 4nm 공정에 FinFET 대신 Gate-All-Around FET(FAA FET)이라는 다른 트랜지스터 구조를 채용해 리스크 생산을 한다고 발표했지만, 이때의 발표와 비교해보면 뒤로 미루어졌습니다. 

이번 릴리즈에서 삼성은 3nm 공정으로 GAA의 채용을 행한다고 말하며 3nm Gate-All-Around Early/Plus(3GAAE/GAAP)으로써 2세대 제품을 샌산을 예고하고 있습니다. 그리고 GAA 기술은 나노시트 장치를 사용한 Multi-Bridge-Channel FET (MBCFET)라고 하는 GAA FET기술을 개발했다는 것이 확실해 졌습니다.

삼성의 집행 부사장 파운드리 영업 및 마케팅 책임자인 Charlie Bae씨는 2017년은 EUV 공정 포트폴리오 강화에 중점을 둬 왔다고 전하면서 '차세대 프로세스 노드에서 GAA 구조를 채용하여 새로운 스마트하며 연결된 세계를 선도하는 기술 리더쉽의 입장을 강화하겠다고 전했습니다.