차세대 메모리 DDR5는 2019년 후반기 등장

- https://pc.watch.impress.co.jp/docs/news/1148609.html

- https://community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/oip-ddr5

미국 Cadence Design System과 Micron이 15일, 2019년 후반부터 차세대 DRAM 'DDR5 DRAM'의 생산을 시작할 것이라고 전했습니다. TSMC가 개최한 OIP 에코 시스템 포럼에서 Cadence의 Marc Greenberg씨, Micron의 Ryan Baxter씨가 발표한 내용인데요, Ryan씨는 16Gb DDR5의 제조 장비가 2019년 후반에 등장할 예정이며 18nm 이하의 프로세스룰로 제동된다고 밝혔고, Marc씨는 Cadence에서 7nm, 7nm+ 공정으로 DDR5 DRAM의 IP 설계를 시작하고 있고, 장차 더 높은 기술로 이행할 것이라고 밝혔습니다.

또한 현재는 서버, 클라이언트(PC 포함)용으로 생산의 모든 초점을 맞추고 차차 소비자 및 산업(스마트폰 등)용 제품으로 보급할 것이라고 합니다.

DDR5 DRAM 규격은 아직 JEDEC에 따른 개발을 완료되지 않았지만, Cadence는 현재 DDR4 메모리 보다 빠른 데이터 전송 속도외에도 명령 버스 효율 향상, 개선된 리프레시 방식, 16Gb 이상의 모놀릭식 밀도 확장, 모듈당 2개의 독립된 40bit 채널 등과 같은 기능을 구비했다고 전합니다. 또한 동일 클럭인 DDR4-3200과 DDR5-3200을 비교해 1.36배의 대역폭을, DDR4-3200과 DDR5-4800을 비교하면 1.87배의 대역을 제공한다고 하니 참조하세요.